Hochauflösendes Testen von I/O-Verbindungen bei hohen Temperaturen

Ein Konsortium aus drei Partnern, die zugleich Endanwender in der Elektronikgehäuseindustrie sind, hat jetzt in einem Gemeinschaftsprojekt eine neue, fortschrittliche Technologie für die Verbindung von elektrischen Ein- und Ausgängen (Input/Output, I/Os) geschaffen. Einer der Partner war für die Entwicklung eines Temperaturschock-Prüfstandes verantwortlich, der Messungen mit hoher Auflösung ermöglichen sollte.

Elektronische Gehäuse sind für die Grenzen der Single-Chip-Technologie von entscheidender Bedeutung. Daher werden ihre Abmessungen immer kleiner, während die Gehäuse selbst immer leistungsfähiger werden und auch ungünstigen Temperaturverhältnissen standhalten müssen. In Anbetracht der künftigen Anforderungen an Gehäuse für elektronische Bauelemente – eine davon ist die Einsetzbarkeit auch bei schwankenden Umgebungstemperaturen – wird bei den heute verwendeten Chips eine neue Generation von Technologien und Werkstoffen für I/O-Verbindungen eingesetzt.

Das Hauptziel des Projekts war die Entwicklung und Validierung neuer Techniken für die Zuverlässigkeitsabschätzung bei elektrischen I/O-Verbindungen. Diese Techniken mussten die Anforderungen einer kurzen Testdauer sowie einer hohen Empfindlichkeit für Alterungsmechanismen bei elektrischen I/Os erfüllen und zudem gute Prognosen liefern können. Der Testbetrieb konzentrierte sich auf die Vergleichsergebnisse zwischen herkömmlichen und fortschrittlichen Verbindungstechnologien – vor allem bei Flip Chips – mit isotropen Klebern und Polymer-Stegarrays.

Die Gehäuseindustrie hatte drei Haupthindernisse zu überwinden, nämlich die Analyse, die Optimierung und die Zuverlässigkeit der Chips. Was die Zuverlässigkeit anbelangt, lieferte der Einsatz herkömmlicher Techniken nicht genug Informationen hinsichtlich der Alterungskinetik, und außerdem erwies sich die Qualifizierungszeit für die Zuverlässigkeitsprüfung als zu lang. Daher wurde es erforderlich, neue Analysetechniken für elektrische I/O-Verbindungen zu entwickeln.

Aufgrund von Einschränkungen für den Temperaturzyklusprozess musste der Prüfling (Devices Under Test, DUT) nach dem LTS-Verfahren (Local Temperature Sensing) verarbeitet werden. Auf diese Weise konnte der Sockel im DUT noch in der Temperaturzykluskammer kontinuierlich vermessen werden. Anschließend konnte über den Kontaktwiderstand mit einem Korrekturalgorithmus zur Festlegung der lokalen Temperaturabweichung die tatsächliche Temperatur zu bestimmten Zeitpunkten gemessen werden.

Weitere Entwicklungen folgten, als das LTS-Konzept in einem Luft-Luft-Temperaturzyklussystem angewandt wurde, das zuvor auf Brennöfen für die Batch-Verarbeitung beschränkt war. Das niederländische Unternehmen, dem diese Erfolge gelangen, hat auch das Problem unerwünschter Leckströme aufgrund von Wasserkondensation gelöst, zu dem es beim Übergang von hohen zu niedrigen Temperaturen kommt. Für Testzwecke steht ein Prototyp zur Verfügung; die hierzu angemeldeten Patente wurden noch nicht erteilt.

Kontakt

Caers, J F J M
Nederlandse Philips Bedrijven BV
Centre for Manufacturing Technology
1A Kastanjelaan
PO Box 218
5600 MD
Eindhoven
NETHERLANDS
Tel: +31-40-2733377
Fax: +31-40-2736815
E-Mail: j.f.j.caers@philips.com