RISC-V erobert den Prozessormarkt

– Flexibilität, Langlebigkeit und Vertrauen.

Die Zugänglichkeit von RISC-V hat eine Revolution ausgelöst und ermöglicht es Entwicklern dank der offenen Architektur, Prozessoren zu entwerfen, die auf spezifische Anforderungen zugeschnitten sind. Auch das Fraunhofer IPMS bietet einen Prozessor IP an, der auf der RISC-V Befehlsarchitektur basiert. Das Institut verfügt über umfangreiches RISC-V-Expertenwissen, welches in Forschungsprojekte einfließt und so aktiv weiterentwickelt wird.

Die quelloffene Befehlsarchitektur mit dem Namen »Reduced Instruction Set Computer V« (RISC-V) wurde mit dem Ziel entworfen für neue Designs neben der Rechenleistung auch die Energieeffizienz in den Vordergrund zu stellen. So werden kleine, energieeffiziente und gleichzeitig performante Prozessoren ermöglicht. Da die Befehlsarchitektur frei verfügbar ist, können Unternehmen RISC-V-Prozessoren entwerfen, anpassen und implementieren.

Auch das Fraunhofer IPMS hat einen Prozessor IP entwickelt, der auf der offenen RISC V Befehlsarchitektur basiert. Der EMSA5 ist ein 32-Bit Prozessor mit fünfstufiger Pipeline, der sowohl in eingebetteten Systemen als auch in Anwendungen funktionaler Sicherheit wie im Automobilbereich Anwendung findet. Für letzteres verfügt der IP-Core über eine ASIL D ready Zertifizierung nach der ISO 26262.

Das Know-How des Entwicklungsteams am Fraunhofer IPMS über das RISC-V Ökosystem wird außerdem in Forschungsprojekten genutzt und weiterentwickelt.

Fraunhofer IPMS bringt RISC-V Expertise in Forschungsprojekten ein

Forschungsprojekt Tristan

Das übergeordnete Ziel des vom BMBF geförderten Projekt TRISTAN besteht darin, das europäische RISC-V-Ökosystem zu erweitern und zu industrialisieren. Dafür soll das Ökosystem um wesentliche Komponenten in industrieller Qualität erweitert werden, die für SoC-Designs in verschiedenen Anwendungsbereichen (z.B. Automobil, Industrie, etc.) verwendet werden können. Der Ansatz umfasst sowohl elektronische Design-Automatisierungswerkzeuge (EDA) als auch den gesamten Software-Stack. So kann gegenüber kommerziellen – meist außereuropäischen – Lösungen eine unabhängige und offene Alternative bereitgestellt und die technologische Souveränität Europas gestärkt werden.

Das Fraunhofer IPMS wird im Projekt mit weiteren Partnern ein Open Source Trace-Modul für embedded RISC-V Prozessoren auf Basis von geeigneten Spezifikationen entwickeln. Dieser Trace-IP wird zusammen mit dem RISC-V-Prozessor EMSA5 und einem TSN-fähigen Ethernet-Endpunkt-IP in einen Demonstrator integriert, um störungsfreies Tracing bei gleichzeitiger Nutzung der Schnittstelle durch die Anwenderapplikation auf dem Prozessor zu demonstrieren.

Forschungsprojekt ImaB-Edge

Im Rahmen des OCTOPUS-Förderprogramms wird im Verbundprojekt ImaB-Edge ein System verteilter Sensorelektronik zur permanenten Überwachung des Zustands der Bausubstanz von Infrastruktur-Bauwerken entwickelt, um eine energieeffiziente und vorausschauende Instandhaltung zu gewährleisten. Das Vorhaben trägt damit zur Sicherheit von Infrastruktur und zu deren kostensparenden Unterhalt bei.

Die Hauptaufgabe des Fraunhofer IPMS ist der Entwurf eines energieeffizienten, flexibel skalierbaren und dennoch sehr performanten Rechenclusters bestehend aus mehreren RISC-V Prozessoren. Das EDGE-Gateway dient als autarkes Datenerfassungsmodul für die permanent verbauten Sensor-EDGE Module und als zentrales Schnittstellenmodul für den Betreiber. Mittels künstlicher Intelligenz soll es aktuelles a priori Wissen bereitstellen. Die Erkenntnisse werden zudem mit Werten aus der Vergangenheit fusioniert. Weiter soll das EDGE-Gateway auch die Integration von Expertenwissen in das Sensorsystem umsetzen.

Über das Fraunhofer IPMS

Das Fraunhofer IPMS hat mehr als 20 Jahre Erfahrung im Design und der Lizensierung von IP-Cores mit einigen hundert Nutzern weltweit in den verschiedensten Anwendungen aus dem Bereich Automotive, Aerospace und Automation. So bietet das Institut plattformunabhängige IP-Core Module an, die in alle FPGA-Typen und ASIC-Technologien implementiert werden können. Mit IP-Cores können Entwickler schnell vollständige Funktionsbereiche in Standardprodukten wie SoCs, Mikrocontroller, FPGAs und ASICs übernehmen und so Entwicklungszeiten und -kosten erheblich reduzieren. Neben den Standard-IP-Cores bietet das Fraunhofer IPMS zudem kundenspezifische Design-Anpassungen oder entwickelt Systeme auf Basis spezieller Kundenanforderungen.

https://www.ipms.fraunhofer.de/de/press-media/press/2023/RISC-V-erobert-den-Prozessormarkt.html